通过卡坦Feron，张甄和锁志刚
当硅受到应变场作用时，硅中载流子的迁移率可以显著提高。然而，在微电子器件中，应变场可能在尖锐的特征处(如边缘或角落)加剧，从而向硅中注入位错并最终使器件失效。边缘处的应变场是奇异的，通常是两种不同指数模态的线性叠加。我们通过模态角表征了两种模态的相对贡献，并确定了载荷振幅增加时的临界滑移系统。我们计算了在硅衬底上粘接薄膜条的临界残余应力。
实际上，SiN条纹或衬垫是周期性地在硅上形成图案的，因此尖锐特征对位错注入的间距影响值得关注。如图1所示，带有残余应力的SiN条纹，宽度l和厚度h，是有间隔的周期性图案年代。在数值计算中，取Si3N4的剪切模量为54.3 GPa，泊松比为0.27，取硅的剪切模量和泊松比为0.2768.1GPa和0.22，与参考文献[1]相同。
由于热膨胀系数的不匹配、晶格常数的不匹配以及材料的生长，在微电子器件中不可避免地会产生应力。此外，在应变硅器件技术中，有意引入应力来增加载流子迁移率。器件通常包含尖锐的特征，如边缘和角落，这可能会加剧应力，给硅注入错位，并使器件失效。
电子有源器件是建立在应变绝缘体上硅(sSOI)上的，例如氧化硅上的应变硅层，而氧化硅层又被键合在块状硅片上。由于应变硅层中不再存在错配位错，在以后的加工和操作中是否会产生错配位错?如果在应变的硅层中仍然有很多位错，它们是从哪里来的?是否有任何实验工作来发现位错成核的位置?我猜它们会在gate-sSOI-cap的三结处成核，因为在三结处应力是奇异的。但我不确定。所以我想知道一些关于实验观察的事情。
最近的评论