你在这里
从应变硅结构的尖锐特征分析位错注入的方法
由于热膨胀系数的不匹配、晶格常数的不匹配以及材料的生长，在微电子器件中不可避免地会产生应力。此外，在应变硅器件技术中，有意引入应力来增加载流子迁移率。器件通常包含尖锐的特征，如边缘和角落，这可能会加剧应力，给硅注入错位，并使器件失效。在尖锐特征附近奇异应力场的基础上，本文描述了一种获得避免位错条件的方法。
我们用一个理想化的结构来说明这个方法。在单晶硅衬底(001)表面生长一层氮化硅(Si3N4)薄膜。然后把薄膜做成条纹。这里我们使用长条纹，而不是方形垫，这样我们就可以专注于方法的要点，而不需要复杂的三维角垫。
当薄膜覆盖基材的整个表面时，薄膜承受均匀应力，基材无应力。当薄膜形成条纹图案时，应力在基材中积聚，并在边缘的根部增强。正是这种强化的应力给硅衬底注入了位错。我们用Williams, Bogy等人的特征函数展开研究奇异应力场。这种应力场的线性弹性解在环空中普遍存在，称为环空k -环。总载荷由残余应力和条纹的几何形状决定，而发射位错的原子过程发生在工艺区内。总载荷对原子过程的影响可以用一个参数来表征:应力强度因子k．因此，当应力强度因子达到临界值时，位错从根部发出;k = kc．的价值kc是特定于材料和楔角(90度)的常数，但与载荷(如残余应力)和整体几何形状(如条纹的厚度和宽度)无关。临界条件下，k = kc给出了临界应力与特征尺寸之间的尺度关系。
我们将分析结果与Kammler等人的实验和Isomae的实验进行了比较，并预测了正确的趋势和数量级。然而，我们认识到，与某些实验观察结果的良好一致可能是偶然的。我们的估算程序kc是粗糙的，可以通过使用更先进的模型来改进，比如Rice和其他人的模型。我们还注意到两种相反的效应:热活化会使的值降低kc，而钝边根则会增加其价值kc．
我们还应该注意到，考虑到实际结构中边根的锐度的不确定性kc可能具有统计分布。人们不妨放弃不可靠的理论估计kc，并简单地将实验作为确定值的手段kc以及它的统计分布。该方法与实验测定断裂韧性的方法类似。
总之，我们描述了一种分析应变硅结构中尖锐特征的位错发射的方法。该方法预测了临界应力的正确数量级，并给出了应力水平与特征尺寸之间的标度关系。这些预测需要对理论和实验进行更系统的比较。我们的方法可以应用于其他晶体取向、材料组合和尖锐特征。的估计kc可能会得到显著改善。该方法可能最终有助于应变硅器件的设计。
更新这篇论文发表于应用物理快报，89， 261912 (2006)．附上预印本在这里二六年十一月四日。
| 附件 | 大小 |
|---|---|
 张力硅2006年11月14日修订。pdf |
111.21 KB |
评论
应变硅技术
应变硅技术已经成功地应用于半导体工业中，以提高CMOS晶体管的性能，同时其特征尺寸缩小到100纳米以下。硅中应力引起的电子/空穴迁移率变化，被称为压阻效应，是50年前首次测量到的。自20世纪80年代末以来，这一课题的研究十分活跃。可制造应变硅技术是在20世纪90年代发展起来的。如今，几乎每个半导体制造商都在使用这种新技术来提高其产品的性能。
相信这种趋势将继续下去，并且CMOS中的应力将被推到更高的值，因为发现载流子迁移率与应力呈超线性关系。CMOS沟道中的应力来源多种多样，如浅沟槽隔离层(二氧化硅)、蚀刻停止层(氮化硅)和外延硅锗。
想象一下，数亿个晶体管被压缩在一个厘米大小的集成电路芯片中，每个晶体管都需要承受相当大的机械应力，并经历严格的工艺流程。机械故障是可以想象的。
本文针对一个重要的问题:位错在应变si中的注入。如果位错出现在通道区域附近，可能会导致整个IC芯片的漏电。当晶体管中产生越来越高的应力时，这个问题将变得至关重要。对于机械师来说，这是一个很好的机会，可以对这个价值数十亿美元的万博体育平台行业产生重大影响。
关于应变硅的几点看法
Min，非常感谢你的评论。我们意识到在这个领域我们还有很多工作要做。例如:
1.O优化设计．为了提高载流子迁移率，在应变硅中首选较高的应力。然而，高应力也容易诱发硅中的位错，从而导致漏电，从而对器件有害。通过改变几何形状、修改长度比或改变材料组合等，必须有一个折衷两个相反方向的最佳设计。万博体育平台机械师一定能给出优化设计的建议。
2.位错成核部位值得更多的关注。三结在硅器件中非常常见，即三种不同的材料在一个角落相遇。在应变硅技术中，硅中的首选应力是由应力源引入的，例如浅沟槽隔离(STI)、蚀刻停止、硅化物、SiGe等。应力源在硅中引入应力，但也将应力集中在那些三联结周围。因此，我推测这些三重结是位错成核的位置，例如门-槽-盖的结。但我不确定，因为我没有找到任何实验文献报道应变硅器件的成核位置。所以我认为，如果有更多的实验观察，无论是否在现场，它将确定问题并找到解决方案。也许这对实验学家来说太难了。
3.我们渴望做得更多，但问题本身对我们来说并不清楚。因此，如果更多的业内人士帮助我们发现问题，那么我们就可以为这个价值数十亿美元的行业做出更大的贡献。
如果有人能帮助我，先谢谢你。
这个问题有两个输入
关于这个问题的两个输入:
你能说得更具体一点吗?
嗨,最小值,
非常感谢你的建议。
1.你能更具体地说明布局依赖关系吗?例如，给我们一些文献或一些公众人物来展示不同布局的问题。然后也许我们可以确定问题所在，并做出具体的贡献。
2.关于位错运动，我和志刚之前讨论过一些。但我们也不清楚问题所在。我们想做一些，但是我们不想编造一些人为的结构来研究，但是工业界并没有在实践中使用它。这些过程和问题的知识对我来说是瓶颈。
评论与想法
本文对器件应变工程具有一定的参考价值。以下是作者可能想要详细说明的一些评论，以使其更有用。
1)使用奇异场的强项，只能在10-3范围内拟合界面应力。r/h< 10 - 2 ?如果是这样，使用两个术语，即强和弱，一个可能适合压力在更大的范围内，说，到r/h< 10 - 2。如果我没记错的话，这是我在写Liu, so, and Ma论文时发现的，Acta垫．(1999)。如果更强的术语只适用于r/h=10-2，效度范围仅为几十纳米的几个ah．连续模型在几个点内是否仍然有效还有待讨论r=b在位错注入的判据可在范围之外。
2)作者可能想看看Si3N4的周期模式与长度的影响l和间距年代．器件应变工程对它更感兴趣，因为没有芯片最终只有一个孤立的Si3N4，尽管它是一个很好的理想模型开始。
一种类似于断裂力学的位错研究方法
非常感谢。我们现在正在做(1)，但还没有考虑(2)。最初的工作是受到IBM的一个APL的启发，并与业内几位同事进行了讨论。
我们对脱位的判断标准很幼稚，也许达不到当时脱位专家的标准。但与IBM实验的一致是令人鼓舞的。
也许更重要的是，考虑到位错成核的不确定性，我们真的应该定义kc，并使用实验来测量它，而不是假装我们知道的足够多来计算它。精神和断裂力学是一样的。
你认为这是一个可行的方法吗?
中国
小虎，非常感谢你
小胡，非常感谢你的意见和想法。
1.关于曲线拟合的范围，你提到了一个非常重要的点，即k环。当我进行拟合时，我检查了10-32时，所有情况的拟合都很好。当拟合L/h=1时，由于对称边界条件的扰动，误差过大。因此，为了准确性和有效性，我只对所有情况使用10-3=2，所以有效范围可以达到r/h<=10-1。即使薄膜厚度只有几十纳米，奇异应力场方程仍然成立。
如果考虑幂律特征函数的全面展开，不仅考虑强奇异项和弱奇异项，而且考虑非奇异项，那么就不必担心拟合的有效范围。也就是位置r = b对于位错注射仍然有效。同时，还有两个或更多k在评估位错注入的临界条件。这使得该准则使用起来并不整洁和简单。但是，你是完全正确的。你指出了一个很重要的问题，所以c目前，我们正在尝试使用这两个单一的术语来考虑更一般的情况。
对于SiN/硅体系，从评估局部模态混合(即弱模与强模的应力比)，请参见这篇论文)时，弱模式的贡献小于5%L / h>2．所以强奇异项就足够了，但有合理的误差。
2.我在笔记本上思考了周期性间距的影响，定性地画了一些图形。我们没有在这篇论文中包括这个效应，因为我们想要清楚地解释这个方法，而不是在一篇简短的论文中过多地解释。间隔效果可以很快完成。希望你会喜欢它。
间距的影响
嗨,小虎
正如你之前指出的，SiN通常是周期性的。间距效应是器件应变工程中比较关注的问题。因此，我们重新进行了计算，得到了结果。这是本文链接或结果的PDF文件．
从我们绘制的曲线来看，除了SiN条纹彼此非常接近外，间距效应非常小，例如。S / h< 1,年代间距,h厚度。对于实际应用，例如。S / h>1，间距效应可能不是一个大问题。